Design of testable and reconfigurable digital cores.
- Duration: 2004-2006
- Coordinator: Politecnico di Torino
- Partners: Politecnico di Torino, Institute of Informatics of the Slovak Academy of Sciences
- Funded by: Italian Ministry of Foreign Affairs
Development of new algorithms and methodologies to enhance testability of complex SoC and their embedded cores, focusing on their reconfigurability in case of faults.
Sviluppo di nuovi algoritmi e di nuove metodologie per aumentare la collaudabilità di SoC complessi e dei core utilizzati al loro interno, con particolare attenzione alla capacità di riconfigurazione di questi ultimi in caso di guasto.
Il sempre crescente sviluppo nelle tecnologie dei semiconduttori permette oggi l’integrazione in un singolo circuito integrato di diversi milioni di transistor. L’imminente passaggio a tecnologie con dimensioni dell’ordine di 0.13µm permetterà la messa sul mercato di dispositivi con maggiore capacità di calcolo e di memorizzazione a costi sempre più bassi. I sistemi digitali sono già oggi implementati come cosiddetti System-On-Chip (SoC), cioè dispositivi che integrano su un singolo chip tutti i componenti e le funzioni che storicamente erano integrate su una scheda stampata. Ogni componente è generalmente un blocco funzionale preprogettato, un cosiddetto core fornito da un core provider e la cui struttura interna è nascosta all’utilizzatore. Se da un lato i SoC permettono di produrre dispositivi più veloci, meno cari e con bassi consumi, dall’altro l’elevata complessità dei progetti e la necessità di protezione della proprietà intellettuale dei core utilizzati fa si che il collaudo diventi sempre di più un problema chiave nella produzione di un nuovo prodotto. La collaudabilità di un core, unita alla protezione della sua proprietà intellettuale diventano dei requisiti chiave per chi progetta. Ogni core integrato in un SoC deve essere progettato in modo da essere lui stesso collaudabile a bassi costi.
Le soluzioni attualmente adottate per il collaudo si sono dimostrate inadeguate a sopperire a queste problematiche. I progettisti necessitano di nuove soluzioni di self-test, self-repair e self-healing che per essere sviluppate richiedono un grande sforzo a livello di ricerca; sforzo che non può essere affrontato da singole industrie ma che necessita di programmi di ricerca congiunta e di scambio delle conoscenze a livello internazionale.
In questo contesto il principale obiettivo della presente proposta è lo sviluppo di nuovi algoritmi e di nuove metodologie per aumentare la collaudabilità di SoC complessi e dei core utilizzati al loro interno, con particolare attenzione alla capacità di riconfigurazione di questi ultimi in caso di guasto. Il progetto nasce dall’idea di creare una cooperazione tra due gruppi di ricerca provenienti dall’Italia e dalla Slovacchia, da anni attivi nel settore del collaudo e dell’affidabilità di sistemi digitali. La ricerca è di particolare interesse sia da un punto di vista teorico che per il potenziale utilizzo dei suoi risultati all’interno dell’industria. Un’attività di ricerca congiunta è quindi una possibilità notevole di scambiare conoscenza nell’ambito di differenti settori e di integrare differenti aspetti di un singolo problema, e rappresenta un supporto fondamentale alla crescita di giovani ricercatori.
I risultati a medio termine e i risultati finali dell’attività di ricerca saranno oggetto di pubblicazioni scientifiche scritte in collaborazione tra il Politecnico di Torino e l’ Institute of Informatics of the Slovak Academy of Sciences da sottomettere alle principali conferenze internazionali e riviste scientifiche nel settore dell’affidabilità. Le attività di ricerca saranno tenute in parallelo all’interno delle due università. Incontri periodici tra i ricercatori permetteranno il confronto dei risultati nonché la pianificazione dei lavori.